Чипы больше не могут становиться тоньше. Поэтому они начали расти вверх, побив новый рекорд плотности
Когда транзисторы приблизились к атомным размерам, производителям чипов пришлось искать запас не по горизонтали, а по вертикали. Инженеры всё чаще собирают кристаллы слоями: один чип размещают над другим, чтобы сократить путь сигнала, ускорить обмен данными между памятью и вычислительными блоками и не тратить энергию на лишние переходы по плате.
Один из главных способов такой сборки называется гибридным соединением. В мае две исследовательские группы показали новые рекорды на конференции IEEE Electronic Components and Technology Conference в Орландо. Обе команды уменьшили шаг между медными контактами. Этот параметр показывает расстояние от одного контакта до соседнего: чем меньше шаг, тем больше вертикальных соединений помещается на квадратном миллиметре и тем плотнее можно связать слои внутри одного корпуса.
Сам процесс похож на сверхточную сборку двух поверхностей. На лицевые стороны кристаллов наносят медные площадки и изоляционный слой, затем поверхности совмещают, прижимают и нагревают. Медь расширяется и замыкает электрическую цепь между слоями. Для стабильной работы площадки должны совпасть почти идеально: допустимое смещение меньше микрометра. Если совмещение уходит за пределы допуска, часть контактов не сойдётся, а в готовой сборке появятся разрывы или нестабильные линии связи.
Первый рекорд показал бельгийский центр Imec вместе с производителем оборудования EV Group. Команда работала по схеме «пластина с пластиной»: две кремниевые пластины с наборами будущих чипов совмещают и соединяют целиком. Такой метод подходит для памяти и логических схем, когда обе пластины имеют одинаковую структуру. Но у подхода есть ограничение: если нужно объединить кристаллы разных размеров или с разными функциями, целая пластина оставляет меньше свободы.
Imec снизил шаг медных соединений до 200 нм. Годом ранее опубликованный результат составлял 250 нм. На таком масштабе одной точной стыковки уже недостаточно. Поверхность должна быть почти идеально ровной, поэтому исследователи улучшили химико-механическую полировку. При такой обработке материал одновременно выравнивают механически и обрабатывают химическим составом, чтобы убрать микронеровности. Команда также доработала совмещение пластин и форму медных площадок.
При соединении целых пластин нужна точность выравнивания примерно до 50 нм. Однородная структура помогает: две большие поверхности ведут себя предсказуемее, чем набор отдельных кристаллов. Но любая неровность, ошибка в рисунке контактов или отклонение при стыковке снижает плотность и надёжность соединений. Поэтому такой рекорд оценивают не только по размеру шага, но и по электрическим испытаниям, а также данным о долговечности.
В отрасли уже сообщали о шагах ниже 200 нм, но часть таких демонстраций не сопровождалась полноценной проверкой контактов. Для микроэлектроники снимка под микроскопом недостаточно. Соединение должно стабильно проводить сигнал и выдерживать рабочие нагрузки. Без таких данных рекорд остаётся красивой геометрией, а не ориентиром для производства.
Второй результат относится к схеме «кристалл с пластиной». В этом случае инженеры берут отдельные кристаллы и размещают их на готовой кремниевой пластине. Метод сложнее, зато даёт больше гибкости: на одной основе можно сочетать память, вычислительные блоки и специализированные компоненты разных размеров.
CEA-Leti показал для такого подхода шаг 1 мкм. На фоне 200 нм у соединения целых пластин значение кажется крупнее, но напрямую сравнивать два метода нельзя. При работе с отдельными кристаллами каждый элемент нужно заново уложить в нужную точку, причём допустимая ошибка измеряется долями микрометра. Предыдущий опубликованный рекорд для схемы «кристалл с пластиной» составлял 2 мкм. Сокращение шага вдвое даёт миллион соединений на квадратный миллиметр, в четыре раза больше прежнего уровня.
Главной трудностью остаётся точная посадка каждого кристалла. Поверхность тоже приходится полировать, но решающую роль играет совмещение. Один кристалл может содержать множество контактных площадок, и микроскопическое смещение портит сразу часть сетки. Поэтому рекорд CEA-Leti опирался на более точную настройку выравнивания и улучшенную химико-механическую полировку.
В эксперименте использовали тестовый кристалл, а не коммерческий процессор. Такой образец помогает измерить качество электрических соединений при разных шагах. При расстоянии выше 1 мкм доля исправных соединений держалась примерно на уровне 90%. При шаге 1 мкм показатель снизился до 22%. Для лаборатории такой результат показывает границу возможного. Для фабрики следующий этап важнее: поднять выход годных соединений до уровня, пригодного для серийного производства.
Гибридное соединение привлекло дополнительное внимание из-за Huawei. После экспортных ограничений США компания потеряла доступ к части передового оборудования для производства чипов и начала активнее использовать трёхмерную компоновку. Такой путь позволяет повышать плотность вычислительных блоков без полного перехода на самые тонкие нормы литографии.
В мае Huawei представила собственный результат на IEEE International Symposium on Circuits and Systems в Шанхае. Компания заявила, что в следующем поколении процессоров Kirin применит гибридное соединение с шагом 1,5 мкм. Подробности процесса Huawei не раскрыла. Без данных о методе, электрических испытаниях и выходе годных изделий оценить результат сложно, но заявленный уровень укладывается в диапазон, которого можно добиться разными вариантами трёхмерной упаковки.
До массового выпуска рекордным значениям ещё далеко. По оценке Yole Group, серийное производство сейчас работает примерно на уровне 6-9 мкм для схемы «кристалл с пластиной» и 1-2 мкм для схемы «пластина с пластиной». В лаборатории образец можно долго выравнивать, полировать и проверять. На фабричной линии нужны скорость, повторяемость и высокий процент рабочих контактов на больших объёмах.
Соединение отдельных кристаллов с пластиной может получить больше внимания, хотя пока уступает соединению целых пластин по плотности. Производителям нужна возможность собирать в одном корпусе разные компоненты: память с высокой пропускной способностью, вычислительные блоки для ИИ и специализированные кристаллы. Рекорды в 200 нм и 1 мкм показывают направление развития упаковки чипов. Главный вопрос для отрасли теперь не в единичном образце, а в переносе микрометровой точности на серийную линию.